Синтезатор частоты аналоговый структурная схема

синтезатор частоты аналоговый структурная схема
Основной недостаток указанной топологии – ограниченные диапазон и разрешение по частоте. Если снимать напряжение с выхода ФНЧ, входящего в состав схемы фазовой автоподстройки частоты, то его уровень будет пропорционален отклонению частоты опорного генератора от номинального значения. Более того, выше частоты среза петлевого фильтра PLL может наблюдаться пик фазовых шумов (рис. 8). Несмотря на ухудшение характеристик, встроенный умножитель частоты удешевляет систему и может быть использован в большинстве случаев. Когда текущее значение числа достигнет 100 (верхняя временная диаграмма на Рис. 4) и во второй половине такта входной сигнал (А) установится в значение логического нуля, на выходе P0 сначала счетчика единиц (В), а затем и счетчика десятков (E) сформируется нулевой импульс. Первая задача, которую можно решить при использовании схемы фазовой автоматической подстройки частоты — это реализация детектирования частотно-модулированного сигнала.


Синтезатор выдает половинную частоту с половинной сеткой частот для построения тракта формирования несущей на более низкой частоте, чтобы в предвыходном каскаде передатчика (в удвоителе) перейти на рабочую частоту, а затем подать сигнал на выходной каскад. Программный ФАПЧ (SPLL) Функциональные блоки реализуются с помощью программного обеспечения, а не специализированным оборудованием. К гетеродинам современных радиоприемных устройств в настоящее время предъявляются требования обеспечивать стабильность частоты такую как могут обеспечить только кварцевые генераторы. Когда накапливающий сумматор используется для формирования кода фазы, его еще называют аккумулятором фазы. Более подробно с энергопотреблением в различных состояниях можно ознакомиться в таблицах 1 и 2. Также, в таблице 2 приведены значения времени перехода из различных состояний в режимы приема и передачи.

Программируемая рабочая частота DC/DC-преобразователя (2…10 МГц) лежит далеко за пределами промежуточной частоты приемника (рекомендуемая частота 480 кГц). Теперь можно вернуться к вопросу чувствительности приемника. Принцип работы схемы заключается в запоминании, с какого входа раньше пришел импульс. В исходном состоянии оба D-триггера взведены в логическую единицу. Единственным блоком, не рассмотренным в предыдущих главах, остался блок определения ошибки по частоте. Подводя итог рассмотрению аналоговой части трансивера, перейдем к такому важному параметру приемника, как избирательность. Если он слишком близко к пейс-кару, он будет тормозить. В результате всей гонки автомобилей происходит блокировка на фазе пейс-кара. При длительности импульса равной половине периода (скважность — 2), их последовательность называется меандр.

Похожие записи: